synplify 综合使用

时间：10-02 整理：3721RD 点击：

1.在synplify pro里综合文件，怎样在讲综合文件调入ISE中，进行bit文件的生成?我的操作是在synplify pro里的option->xilinx->start ISE project navigator,但是会弹出没有设置XILINX的环境变量，不知道怎么设置?
2.如果在ISE中调用synplify综合，综合时是打不开synplify的，那怎么设置综合参数呢?

上一篇：ISE13.4能否开发Zynq7000？
下一篇：請問如何指定DC合成特定type的flip-flop？

FPGA ASIC quartus Xilinx vivado verilog ALTERA CPLD 集成电路相关文章：

FPGA Verilog HDL 设计实例系列连载------交通灯的控制
vHDL语言 t触发器使用ISE自带的仿真激励文件如何写呀！求
关于Rx receiver的问题
转：用fpga 实现图形算法的硬件加速设计有源码
我的FPGA学习步骤
FPGA基础学习笔记--组合逻辑电路-多路选择器与多路分解器