• · Tabula 公司和 Achronix 的 fpga 有何特別之處？11-27
• · modelsim的版本问题请教11-27
• · UART采样时钟精度为正负15%，有可能工作么？11-27
• · transistor级verilog如何仿真？11-27
• · 主机上的pcie插卡设备11-27
• · modelsim求助 模块的调用11-27
• · 在nios2 eclipse下设计nios2无法烧录11-27
• · 请教：大家在设计复位电路时，都是怎么设计的？（ASIC除外，指FPGA）11-27
• · verilog代码怎么实现跳出循环回到等待状态11-27
• · 另一个视角来看中国的高科技企业现状11-27
• · 敝人敝见11-27
• · ：LDV51在linux环境下安装的问题11-27
• · vivado 综合参数修改问题咨询11-27
• · 用spectreVerilog做数模混仿怎么设置timescale ？11-27
• · I2C的FPGA连接11-27
• · VHDL综合后的数据类型变化问题11-27
• · 三速以太网（Triple Speed Ethernet）外部PHY88E1111Auto Negotiation运行问题11-27
• · 如何消除加法进位产生的延迟啊11-27
• · ddr2中的mask data怎么理解11-27
• · i2c总线传输速率不同时如何区别的11-27
• · formality验证显示Aborted hard (too complex),怎么解决？11-27
• · EDK自定义IP核，黑盒，在逻辑中用ISE的FIFO，如何在PlanAHead下综合11-27
• · 请问SPARTAN3系列FPGA能内部生成时钟吗？11-27
• · PCIE问题请教11-27
• · 请教pin脚pullup的指定方法11-27