微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > UART采样时钟精度为正负15%,有可能工作么?

UART采样时钟精度为正负15%,有可能工作么?

时间:10-02 整理:3721RD 点击:
请教
UART采样时钟精度为正负15%,有可能工作么?
UART能否做到自适应不同的波特率?

理论上不能

有多种方法可以实现偏差小于5%,你到网上找找。自适应可以,但是比较难



   嗯呀,5%有点悬,可能导致采错,我刚刚做了个自适应的,还好,不难



   嗯呀,实际上5%都不太保险

还要看你用几倍时钟采样。

自适应的设计原理是什么,能说一下吗?各位

自适应对接收的数据有要求,一般先发一些55这样的数据让接收端测量波特率,就是测量1个bit
的脉宽,我是这样理解的,不知道对不对!



   是啊,这个是必须的,然后模块内部要不断的自调节分频系数



   发送0x55,算出大概的分频系数,然后接受过程中根据波特时钟的采样位置,不断的微调分频系数,反正我就是这么实现的,不知道是否正宗,恩,呵呵

zhichi yixia

这个自适应还真不好做

不能, 假設傳送 1-start bit, 8-bit data, no parity, 1 stop bit, 這樣總數為 10-bit, 15% * 10bit 的累積誤差 150% 已經大於 50% (1/2 bit time), RX line 的訊號會抓錯.



    Why so much difference

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top