微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > 请问SPARTAN3系列FPGA能内部生成时钟吗?

请问SPARTAN3系列FPGA能内部生成时钟吗?

时间:10-02 整理:3721RD 点击:
客户给一产品,FPGA是XC3S50,外部应用没有晶振,也没时钟输入。按说该产品不是纯逻辑组合功能。试问,该FPGA能内部生成时钟吗?

用LUT搭一个环振可以做时钟。
新手慎用...

   高端,学习了!



    用LUT怎么搭环振,能否说具体点?谢谢!



    奇数个非门连在一起,oscillator_ring,搜搜看

这个很高端 有用过的吗?

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top