vivado 综合参数修改问题咨询

时间：10-02 整理：3721RD 点击：

使用vivado综合时，报 Warning：[Synth 37-21] Bus register expansion bit limt(2000000) exceeded(found XXXX bus register bits). Bus register expansion disabled, which may impact constranit object selection. You may adjust the parameter synth.elab.expandBusRegLimit to a higher value at a cost of memory used in elaboration to re-enable expansion.
请问在vivado环境中具体怎么操作?

上一篇：用spectreVerilog做数模混仿怎么设置timescale ？
下一篇：：LDV51在linux环境下安装的问题

FPGA ASIC quartus Xilinx vivado verilog ALTERA CPLD 集成电路相关文章：

FPGA Verilog HDL 设计实例系列连载------交通灯的控制
vHDL语言 t触发器使用ISE自带的仿真激励文件如何写呀！求
关于Rx receiver的问题
转：用fpga 实现图形算法的硬件加速设计有源码
我的FPGA学习步骤
FPGA基础学习笔记--组合逻辑电路-多路选择器与多路分解器