微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > 用spectreVerilog做数模混仿怎么设置timescale ?

用spectreVerilog做数模混仿怎么设置timescale ?

时间:10-02 整理:3721RD 点击:
如题,在用spectreVerilog作一个数模混合信号的仿真,我希望的timescale是1ns/1ps,不知道在哪设置,就按它默认的跑了一遍,发现它默认的是1ns/1ns,请问这个应该怎么解决呀?


小编我也遇到了同样的问题   请问你解决了没有  是怎么弄得?



    I think it will work

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top