formality验证显示Aborted hard (too complex),怎么解决？

时间：10-02 整理：3721RD 点击：

小弟使用formality验证两个不同方式实现的浮点乘法是否完全一致，使用rtl与rtl比较，最终显示
----------------------------------------------------------------------------------------
Matched Compare Points    BBPin Loop BBNet    Cut Port    DFF    LAT TOTAL
----------------------------------------------------------------------------------------
Passing (equivalent)          0    0    0    0    6    0    0    6
Failing (not equivalent)    0    0    0    0    1    0    0    1
Aborted
  Hard  (too complex)       0    0    0    0    30    0    0    30
****************************************************************************************

请问这个问题怎么解决?

这个问题不久前我才问过……
貌似没什么好的办法……
http://bbs.eetop.cn/thread-451558-1-1.html

上一篇：EDK自定义IP核，黑盒，在逻辑中用ISE的FIFO，如何在PlanAHead下综合
下一篇：i2c总线传输速率不同时如何区别的

FPGA ASIC quartus Xilinx vivado verilog ALTERA CPLD 集成电路相关文章：

栏目分类