请教：大家在设计复位电路时，都是怎么设计的？（ASIC除外，指FPGA）

1.如果复位信号不属于当前模块的时钟域，必须要同步到本地时钟域
2.尽量用同步复位
3.尽量不用复位

    FPGA中为什么尽量用同步复位，而不用异步复位，能够进一步解释呢?

好！

好！

好！

同步复位的好处(前提是复位信号已经处于时钟域之内)
1.可以使软件选择将复位信号放到FF的sr端口还是作为逻辑输入
2.软件根据当前的设计，可以灵活布线复位信号
3.很多FPGA的内部器件的寄存器没有异步复位端口，只有同步复位端口，例如DSP
4.很多FPGA的内部原语只能使用同步复位，例如SRL

好！

进来学习下~

Xilinx的DSP48E1是否需要同步复位?还是异步也可以，如果对时延要求不高的话。Xilinx的BRAM呢?

niubia   hahhahh

Xilinx内部器件使用同步复位是没有问题的，尽量不要使用异步复位，因为有的原语内部只提供同步复位，如果你使用了异步复位，会使用额外的逻辑资源

    question is not clear...

器件有上电复位逻辑，可以不做复位处理，最省资源。
如果有闭环逻辑，或需要同步的模块的话，建议使用异步复位，同步释放。