微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > quartus和ISE开始支持systemverilog了吗?

quartus和ISE开始支持systemverilog了吗?

时间:10-02 整理:3721RD 点击:
有没有人用quartus或者ISE做可综合的代码?交流下,好用不?有没有综合器可以综合?

http://www.altera.com/education/training/courses/OHDL1125
http://quartushelp.altera.com/11 ... g_list_sys_vlog.htm
还是支持一些语法的

一般都导入modelsim下面支持了。

都支持,ISE在创建工程时可选,Quartus在工程设置里可选



   哪个版本的ISE,最新的14.1吗?能贴图么?

支持是支持,但是是不是综合与布线的时候也支持,感觉应该只是支持语法吧?

用Synplify Premier综合时就不用考虑语言的问题了,一切很match,我一直在用synplify Premier做FPGA设计的综合



   支持可综合部分

已经支持了

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top