verilog 一般数字电路设计

小弟菜鸟，想请问高手：能否用Verilog先建一 38译码器 模型，然后调用这模型来实现基于38译码器的逻辑电路设计，然后生成电路图，而后再在市场上买一块38译码器，按前面生成的电路图最终搭配出实际的基于38译码器的逻辑电路?小弟的主要意思是：能否让Verilog实现一般逻辑电路设计，而不是让其只用于芯片设计或可编程逻辑器件设计！

verilog 需要通过综合 来实现你说的那种所谓的电路，这个问题意义不大。

当然可以，VERILOG什么都可以做，关键看你自己怎么样了