微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > UCF可以约束create generated clock吗?

UCF可以约束create generated clock吗?

时间:10-02 整理:3721RD 点击:
ucf里面可以像sdc一样设置generated clock吗?
例如我代码里面用了分频,那么新的时钟是由寄存器的Q端输出的,需要设置generated clock,请问语法是什么?
谢谢

自己顶一个

不可以,因为Launch Clock Path的延时值不能自动Trace到。

不清楚,查手册

If you want to use the create_generate_clock must be transfer to the vivado platform.
The ise doesn't support it.

好!

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top