谁知道寄存器的使能是如何实现的呢？

这是论坛里截的D触发器的图，但是没有使能信号。数电书上关于触发器使能部分好像没有讲内部结构啊。还是我没找到?

《计算机结构与逻辑设计》
还有，在总线中的读写信号又是通过什么加到D触发器上的呢?（就是说读写控制信号是怎么控制   一个寄存器单元  到底是 主动发出数据，还是被动接收数据的?）
我就是想有一个概念，谢谢各位！

   额，我好想明白了

The syntax of the verilog shows below.
always @(poedge CLK or negedge RESETN)
  if(~RESETN)
     reg_a <= 1'b0;
  else if(reg_en)
     reg_a <=  data_in;

这个使能EN是由Reset或set信号控制的，一般DFF有reset、set或两者都有，简单的为例，只有使能Reset，为1时清零，为0时DFF存储输入的数据（DFF有效）。至于其它复杂的控制EN还需借助逻辑门，比如输入/输出三态buffer，你举的例子应该属于这个范围吧。内部结构可以参考《CMOS集成电路——电路，系统与设计》使用传输门和其它逻辑门，并不像一般电子书画得的那么复杂