xilinxFPGA利用IP核建立DDS模块，其输出波形每周期点数怎么控制

时间：10-02 整理：3721RD 点击：

新手刚刚开始学习FPGA，开始做关于DDS的设计，遇到一些问题，请教各位大侠，非常感谢。
我知道频率的控制的公式，关于输出波形每周期点数怎么控制呢?
我的理解是与累加器每次累加数目数目也就是频率控制字K有关，如果累加器字长设为N，频率控制字为K，则输出波形每周期点数是2的N次幂除以K，这样对吗?要是这样对的话，由于输出频率fout=fclk*K/(2的N次方)，则每周期点数应该就是fclk/fout吧?
不知道这样的理解对不对……
还有利用IP核建立DDS模块时，选择了data[n-1:0]，这个n应该就是累加器字长吧?

我觉得是对的~
点数是那么多fclk/fout，只是由于rom表的宽度一般比N小，当K较小时（fout较低时）重复的点值较多，当K较大时（fout较高时），点值跳跃较多

非常感谢啊，过了好久才注意到你的回复

Good information

上一篇：linux平台pci采集卡设计问题，跪求大神指导
下一篇：芯片相关的工作怎么那么难找？

FPGA ASIC quartus Xilinx vivado verilog ALTERA CPLD 集成电路相关文章：

栏目分类