ise13.3管脚问题

时间：10-02 整理：3721RD 点击：

ise13.3中加了个pll的IP，在工程中以xco后缀文件存在，当在planahead进行管脚分配的时候，管脚显示的只有pll的相关管脚，而顶层模块的管脚没有显示，当我将pll的xco文件删除，添加后缀v或vhd文件时候，编译后管脚分配时才是顶层模块的管脚，难道添加的IP不能添加xco文件吗，只能添加硬件描述文件吗?13.1就没有这种情况。不知道各位有没有遇到这种情况！

上一篇：用modelsim时序仿真乘法器时出现value out of range 的错误
下一篇：请教ISE管脚 IOB约束 IOB=force是什么意思呢

FPGA ASIC quartus Xilinx vivado verilog ALTERA CPLD 集成电路相关文章：

FPGA Verilog HDL 设计实例系列连载------交通灯的控制
vHDL语言 t触发器使用ISE自带的仿真激励文件如何写呀！求
关于Rx receiver的问题
转：用fpga 实现图形算法的硬件加速设计有源码
我的FPGA学习步骤
FPGA基础学习笔记--组合逻辑电路-多路选择器与多路分解器