微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > 关于延时语句的可综合问题

关于延时语句的可综合问题

时间:10-02 整理:3721RD 点击:
求助各位, 对于这样的延时语句,可以综合成电路么?如 assign #5  a= b;或者always模块里的延时。
如果可以,#5综合出来的电路是怎么样的一个电路形式?
如果在实际应用中,需要延时电路,一般都是采用什么方法实现?
谢谢各位的帮助!

不能综合

加这个东西是为了仿真的时候方便看波形

想要综合出延迟只有用D触发器打节拍了,延时语句不能综合

需要delay就调stdcell的module,那种延迟buf

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top