微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > 小公司,没有一点synthesis经验,要流片怎么弄好阿

小公司,没有一点synthesis经验,要流片怎么弄好阿

时间:10-02 整理:3721RD 点击:

最近就职于一家小公司,数字不是主要的部分, 但是采用正向设计,综合。而我们两个都没有芯片综合的经验,电路规模不是很大,是否可以采用外包形式?或者我们自己搞synthesis?或者还有其他更好的路吗?或者再招一个专搞synthesis的?希望坛子里的牛牛们给点建议阿,恢常谢谢了。

有经验的筒子们速速滴来呀。

可以直接找个EDA中心外包就行了
自己做综合通常是不想把RTL给别人看,要是没啥机密的东西就算了,还比较省心。自己做综合通常还要考虑STA方面的事情

小规模的自己搞吧。省钱。

谢谢。现在决定自己搞了,只安装了DC,其他无任何环境。怎么开始啊,我只知道写脚本,研究逻辑综合一套时许分析理论。

   谢谢您的建议!

找我帮你们做吧,费用不多的

你们最好外包把

建议外包,自己做工具用盗版的?最后投片也要用正版跑一遍

建议外包,自己做工具用盗版的?最后投片也要用正版跑一遍



    你们公司的DC是盗版的吧?95%的可能,呵呵!
如果是从S购买的,像这些问题你也不会到版上来问了。
可以到淘宝看看,有这样的技术支持的

现在弄的怎么样啦,小编



   网表已经跑出来了。谢谢你的关注!现在正在考虑网表的时序分析,验证等问题。

哦,我最近也在学这些,有机会多交流啊

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top