zynq7000系列FPGA的配置问题

时间：10-02 整理：3721RD 点击：

各位大侠：xilinx公司推出的zynq7000系列可编程的SOC,包括PS和PL两部分，一般情况下，PL部分需要借助PS配置才能启动。这里有一个疑问，PL部分能否单独配置（在vivado中），也就是相当于独立的FPGA使用，不利用PS部分?如果工程包含的PS和PL部分很大，每次修改下PL后，再重新编译，需要花费很长的时间

可以，pl部分有单独的时钟，就是复位有点麻烦

看看学习ing

上一篇：DC不能生成网表文件是什么原因？
下一篇：vcs 调用xilinx 库

FPGA ASIC quartus Xilinx vivado verilog ALTERA CPLD 集成电路相关文章：

FPGA Verilog HDL 设计实例系列连载------交通灯的控制
vHDL语言 t触发器使用ISE自带的仿真激励文件如何写呀！求
关于Rx receiver的问题
转：用fpga 实现图形算法的硬件加速设计有源码
我的FPGA学习步骤
FPGA基础学习笔记--组合逻辑电路-多路选择器与多路分解器