微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > 请教个verilog语法

请教个verilog语法

时间:10-02 整理:3721RD 点击:
请教个语法,呵呵
  assign y[0] = a > (4'sb1010 | 4'sd0);  assign y[1] = (a | 4'sd0) > 4'sb1010;
什么意思呢?

从没见过4‘s这种写法的
数制不是只有d,h,o,b吗?再加上z和x

’s表示有符号数

先计算括号内按位或的值,再判断a的值是否大于这个值,如果大于,则为真,y[0]=1,否则y[0]=0;
Y[1]的值同理

如果真是这个数值,这两个结果应该是一样的



   
|
4'sd0  这部分有必要么?  干嘛加上和4'sd0的位或呢?



   谢谢额,|4'sd0  这部分有必要么?  干嘛加上和4'sd0的位或呢?

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top