何时应考虑使用后仿真debug？现在后仿真到底有什么作用和意义？求大神指点。

如果设计的电路在综合、布局、布线、反标注后用等价性检查工具检查后都是等价的而且PT分析也是满足的，这种情况下就可以不做后仿真减少仿真时间，提高设计效率；如果PT不满足，根据报告修改相应设计就行了。那么后仿真到底有什么作用和意义呢?什么时候应该考虑使用后仿真来debug呢?请大神指点。

自己顶一下，跪求大神帮助。

我个人的理解是：相当于进行抽检，也许能碰到因为PT约束错误、RTL不符合规范造成的时序问题。
还有就是，有些情况下，RTL和GATE功能不一致，靠Formality是查不出来的。比如关于不定态的传播。跑个后仿，在功能上也是抽检。

谢谢orlye的回答，十分受用。