微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > FPGA工作真心累。苦被啊。

FPGA工作真心累。苦被啊。

时间:10-02 整理:3721RD 点击:
FPGA工作真心累。苦被啊。

看怎么看了



   小编为什么会有如此感慨?

说说吧,小编,说不定以后会是同行

为什么这么认为呢

怎么了啊

小编不厚道。

肿摸了,为什么这么说呢

我也觉得相当苦逼,当牲口看待

为什么这么认为呢

累在哪些方面呢?

,是真的哭,项目规定多长时间完成,一般情况下硬件都会拖期,这时候留给FPGA调试的时间久不多了,所以FPGA人员加班的很严重,而且很多的FPGA人员工资也都不高,甚至很低,我就是其中之一。


既要写程序调试硬件也要写程序和软件人员联调吗?

哭,我现在在组里面就负责调试FPGA。不过我们还是在学校实验室。所有代码编写和软件仿真没测到的问题统统集中在FPGA上爆发,然后进度拖了,老板都认为是你一个人的责任

我想知道小编为什么这么说。

辞职回家睡觉就不苦了,或者给老板开车,前台等  做RD工作的谁不苦啊,想挣钱又想不苦,不可能吧



   同感啊,硬件有周期,外围嵌入式开发也有周期,只有我们没日没夜啊。累死

你还没见过搞芯片的那帮人吧,尤其是小公司人手不足的,那才是真正的辛苦。


想算法, 写verilog, 看仿真图, 昏天黑地啊。


兄弟加油



    握手。

总之搞技术就是苦逼呀  我现在啥也不想看啦 啥也不想干了  肿么办? 求解救

再难也要去玩!


感同身受

呆过几个地方FPGA确实比较苦,而且上升空间小(主要是职位),对系统的把握比不了硬件,太深。

调试过程很辛苦,调试成功很兴奋的

为什么这么认为呢?

怎么个累法?

我觉得这个跟知识架构还有点关系,不知道各位做FPGA之前一般都学过或者做过什么东西,我觉得如果做过IC设计前后端,做起FPGA来应该还比较轻松吧

说说吧,小编

上一篇:power domain
下一篇:ise版本稳定性

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top