quartus 调试ddr2的一个奇怪的问题

时间：10-02 整理：3721RD 点击：

我的fpga是altera的arria ii ,根据实际用的ddr2设置了ip核中的参数，根据文件一步步生成了文件。最后设置ddr2_example_top为顶层文件。
奇怪的问题是，板子刚一上电给ddr2供电的1.8v电流2.8A,下载程序ddr2自检可以过（local_init_done可以拉高），可是调试时板子经过几次断电再上电后，给DDR2供电的1.8v电流变为1.7A甚至1.5A,再下载程序ddr2自检就过不去（local_init_done不能拉高）。
不知道这个是硬件还是我ip核中参数设置不对导致，正常工作1.8v的电流应该是多大?
请高人指点！

感觉跟硬件没有关系。检测一下你的代码的时序吧。如果是自己画的板子，看看pcb布线有没有问题。

如果和程序有关，为啥一开始可以。而前后最主要的变化是电流。
布板不是我布，我不太清楚啊

你和我用的器件一样。会不会都是altera买的呀

上一篇：关于fpga测占空比的问题
下一篇：Quartus 软件中的Shift Register（RAM_based）仿真总不正确

FPGA ASIC quartus Xilinx vivado verilog ALTERA CPLD 集成电路相关文章：

栏目分类