微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > 设计异步FIFO的容量大小根据什么来定?

设计异步FIFO的容量大小根据什么来定?

时间:10-02 整理:3721RD 点击:
如题,请问设计一个异步FIFO的容量大小根据什么来定?还有看过一些设计的提到数据深度是什么意思,是指地址位数吗?

根据两头的时钟频率,数据率

如楼上所说,是因为两头读写频率不一样,在同样地时间内,写进去数的个数与读出数的个数的差值就是FIFO要具备的最小的容量或者深度(可以适当的比这大),有专门的计算公式,我说的是基本原理,核心也就是计算差值,我的理解是这样,不知道对不对
见贴
http://bbs.eetop.cn/thread-383962-1-1.html

顶楼上

楼上的楼上说得对

根据实际情况来定,在FIFO不溢出的情况下,对于所有的时间求平均,两端的数据吞吐率是相等的。
但是,在某一时刻,或是摸个特定的时间端内,一段的数据吞吐量会大于另一端,这时候的数据量的最大值就应该是异步FIFO的深度。
要根据实际的系统运行情况仔细计算清楚才行。

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top