• · 对逻辑资源的认识11-27
• · 招人代做Cyclone III 的fpga最小系统开发板11-27
• · 谁有GAL20v8的*JED文件？11-27
• · Does Synopsys DC include Prime-Time function？11-27
• · DC综合min_capacitance违规11-27
• · 我的quartus 13.1版本仿真错误，求大神解救11-27
• · pcie的ip核modelsim仿真出问题11-27
• · 请问各位大侠，ISE怎么调用PCIE的硬核11-27
• · 复杂状态机该怎么设计11-27
• · 关于EN、CE和RST的问题11-27
• · DC综合后。跑gate-level仿真hold time的问题11-27
• · ISE时钟IP核使用的疑问11-27
• · verilog中定义成寄存器的变量一定会综合成寄存器吗？11-27
• · 关于booth2乘法器设计的一些看法！11-27
• · xilinx时钟驱动问题11-27
• · 求一个SD卡的控制器，能实现读操作就行？11-27
• · ise综合时候出现问题11-27
• · 如何去学FPGA？11-27
• · 求助关于FLASH掉电丢失的问题11-27
• · 关于internet mac通讯问题11-27
• · xilinx DDR2 MIG 校准不能完成11-27
• · 奇偶校验位产生器有关问题11-27
• · 谁知道ISE自带的Isim仿真是功能仿真还是时序仿真啊？11-27
• · XILINX ZYNQ有奖问答开奖结果（名单已公布）11-27
• · IC设计环境，设计工具问题请教（red hat /ubuntu/ CentOS），双系统11-27