微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > DC综合后。跑gate-level仿真hold time的问题

DC综合后。跑gate-level仿真hold time的问题

时间:10-02 整理:3721RD 点击:
用DC综合后的网标和DC吐出来的sdf来跑gate-level仿真,出现了很多hold time问题。功能过不了。但是不反标sdf可以过。请问大家有没有办法让VCS忽略这些hold time violation?

The hold time violation need the APR to fix it to meet the timing constraint. You can't neglect.

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top