ISE时钟IP核使用的疑问

各位大大，我的是ISE13.1的在添加时钟IP核Clocking Wizard 时如果Clock Manager Type 中的mode选择 Manual Selection之后再Primitive下面有DCM_SP和PLL_BASE和DCM_CLKGEN三个选项，请问这三个选项区别是什么，适用范围是什么?

DCM是Xilinx FPGA的时钟管理模块，靠数字延迟完成的；而PLL是Altera FPGA的锁相环，模拟的。

手动选择，需要你自己设置输入的时钟。