微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > quartus 层次设计问题

quartus 层次设计问题

时间:10-02 整理:3721RD 点击:
我的工程名是a,写一个可综合的 a.v 文件 。b-->a-->c 。b.v 不可综合,对a产生测试信号,a响应测试信号,产生输出给 c.v ,c.v也不可综合。最后我还要写个top.v实例化、调用这三个文件。我想仿真,但不行。top.v文件中 好像不需要加`include 语句,加了就错 。初学者,求指导

`include语句对路径的写法有要求,不能用windows系统上的路径分隔符“\”,而要用”/“作为分隔符

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top