vcs_mx编译xilinx库的问题

时间：10-02 整理：3721RD 点击：

用vcs_mx编译xilinx仿真库时，遇到了如下问题：Simulator 'vcs_mx' is ignored.
在编译的时候指定了vcs_mx的路径为：root/tools/synopsys/vcs-mx_vH-2013.06/bin，
在这个路径下只有vcs命令，而不是vcs_mx，请问各位大神如何解决?

用/ISE/bin/lin64/compxlib就可以用vcs_mx综合了

上一篇：求教VCS启动verilog文件时无法打开的问题
下一篇：状态机时序问题

FPGA ASIC quartus Xilinx vivado verilog ALTERA CPLD 集成电路相关文章：

FPGA Verilog HDL 设计实例系列连载------交通灯的控制
vHDL语言 t触发器使用ISE自带的仿真激励文件如何写呀！求
关于Rx receiver的问题
转：用fpga 实现图形算法的硬件加速设计有源码
我的FPGA学习步骤
FPGA基础学习笔记--组合逻辑电路-多路选择器与多路分解器