spartan6控制DDR2接口，怎么调用IPcore？

时间：10-02 整理：3721RD 点击：

小弟这是第二次发帖求助了，往各位走过路过的大神指点迷津啊，我生成了MCB，但怎么调用都是错误的（我按照以往调用普通算法ipcore的方法来调用），结果一仿真，连校验都没有拉高（我按照官方给的仿真顶层改的，依然包含了RAM的仿真模块和参数）。求教啊弱弱地问一句，我最近又读了几遍ug388和ug416，是不是我们操作只修改MCB的传递参数，等它自己运行就行了啊?

现在调出来了吗?

上一篇：求问下ISIM中查看ram中数据的问题
下一篇：Verilog实现RS（10,8）的编码电路中的问题，求各路大神求解

FPGA ASIC quartus Xilinx vivado verilog ALTERA CPLD 集成电路相关文章：

FPGA Verilog HDL 设计实例系列连载------交通灯的控制
vHDL语言 t触发器使用ISE自带的仿真激励文件如何写呀！求
关于Rx receiver的问题
转：用fpga 实现图形算法的硬件加速设计有源码
我的FPGA学习步骤
FPGA基础学习笔记--组合逻辑电路-多路选择器与多路分解器