新手求助ISE 加了.cdc后implement design报错

时间：10-02 整理：3721RD 点击：

ERRORhysDesignRules:1368 - Issue with pin connections and/or configuration on block:<><LUT6>.Dangling input pin .This configuration requires a signal on the input equation pinscdc加了信号后老报这个错删了大部分剩下clk rst这些就是对的是因为加的信号有问题吗怎么解决呢

上一篇：dc各种时序计算问题
下一篇：sync_block.v的功能是什么呀？

FPGA ASIC quartus Xilinx vivado verilog ALTERA CPLD 集成电路相关文章：

FPGA Verilog HDL 设计实例系列连载------交通灯的控制
vHDL语言 t触发器使用ISE自带的仿真激励文件如何写呀！求
关于Rx receiver的问题
转：用fpga 实现图形算法的硬件加速设计有源码
我的FPGA学习步骤
FPGA基础学习笔记--组合逻辑电路-多路选择器与多路分解器