求大神指点，在ISE14.2中实现约束文件出现错误！

时间：10-02 整理：3721RD 点击：

在ISE14.2中实现约束文件出现错误，提示ERROR: [Device 21-41] Device part file is invalid: [D:/ISE/14.2/ISE_DS/PlanAhead/data\./parts/xilinx/virtex5/virtex5lx/xc5vlx50/xc5vlx50.xng]是怎么回事?

上一篇：以太网信号
下一篇：请大神指点下 ISE14.2 用其自带的仿真软件进行仿仿真问题

FPGA ASIC quartus Xilinx vivado verilog ALTERA CPLD 集成电路相关文章：

FPGA Verilog HDL 设计实例系列连载------交通灯的控制
vHDL语言 t触发器使用ISE自带的仿真激励文件如何写呀！求
关于Rx receiver的问题
转：用fpga 实现图形算法的硬件加速设计有源码
我的FPGA学习步骤
FPGA基础学习笔记--组合逻辑电路-多路选择器与多路分解器

栏目分类