微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > pcie 仿真

pcie 仿真

时间:10-02 整理:3721RD 点击:
在仿真PCIe IP核时,使用xilinx生成IP核自己产生的examle project,仿真CPLD TLP时,使用rp中的TSK_TX_COMPLETION_DATA可以看到CPLD TLP在rp端已经发出,但ep端接收不到这个TLP,不知道为什么,求助.



   在论坛里已经解决了这个问题,你可以仔细找一下pcie有关的帖子

我找了啊,但是也没有人给出结果,所以我想再发一次贴看看有没有谁帮我解答一下,谢谢了啊



   我找了啊,但是也没有人给出结果,所以我想再发一次贴看看有没有谁帮我解答一下,谢谢了啊

学习学习

不知道啊

很好,找了很久了

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top