DC后的面积与驱动比较

时间：10-02 整理：3721RD 点击：

写了两段小RTL代码，想用DC比较下面积。用的SMIC的库，总共100来个cell，对时序要求也不严格，几十M就行。
可是结果发现里面用到的驱动大的cell，比如X8M,X32M啥的，但是好像一般DC综合出来的很少用这么大驱动的。都是用XM,X2M啥的。
总共没几个cell，驱动大的cell比驱动小的会大好几倍，看报告看不出两端代码综合出来的面积可比性。

求助：DC根据什么来选择驱动大的还是小的cell?
怎么让不用这么大驱动的cell?
一段小的RTL代码怎么比较面积，排除驱动的影响，只考虑逻辑?

If you don't have the area constraint it will be constrained by create_clock statement.

上一篇：请教：xilinx ISE中如何查看数据在内存中是如何存放的？
下一篇：用dsp builder怎么生成不了vhdl文件啊？

FPGA ASIC quartus Xilinx vivado verilog ALTERA CPLD 集成电路相关文章：

栏目分类