微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > 谁知道怎么进行关键路径的设计呢?

谁知道怎么进行关键路径的设计呢?

时间:10-02 整理:3721RD 点击:
怎么在ISE查看?ISE提供查看关键路径的功能吗?然后怎么重新设计关键路径呢?是个什么思路?

关键路径就是时序紧张的路径,ISE的时序报告会报最紧张的N条
一般时序紧张就是建立时间不满足,减少中间路径的长度,插寄存器,并转串,流水线设计,具体情况具体分析。

楼上正解



   但是ISE报告的时序是综合后的结果,那我是不是还要根据它提示的路径找到可能出问题的代码,再做修改?不好意思,没什么经验,只想先获得一个感性认识。

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top