微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > Altera Arria II XAUI core使用问题

Altera Arria II XAUI core使用问题

时间:10-02 整理:3721RD 点击:
目标器件:Altera EP2AGX125EF35I3应        用:两个FPGA之间通过XAUI接口通讯,传送10GE数据。
问        题:FPGA1通过XAUI接口xgmii_tx_dc[71:0]发送的数据到FPGA2的XAUI 接口后,xgmii_rx_dc[71:0]出现byte序反转。比如发送Local Fault (0x0707_0707_0100_009C),xgmii_rx_dc[71:0]的数据表现为xgmii_rxd=0x9C00_0100_0707_0707,xgmii_rxc=0x8F,字节序反转了。

请教下用过Altera XAUI core的童鞋,帮忙分析下可能的原因,谢谢!

自己顶一下,知道的朋友还请不吝赐教啊!

检查CORE生成的配置  以及FPGA输入输出的管脚定义

偶也不知道啊

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top