微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > 讨论:空间过采样CDR时钟恢复如何避免毛刺

讨论:空间过采样CDR时钟恢复如何避免毛刺

时间:10-02 整理:3721RD 点击:
设计思路:采用8相时钟对串行数据进行空间过采样,判断数据边沿位置,并恢复时钟。问题:时钟切换采用组合逻辑,切换过程中如何避免时钟产生毛刺?

设计过程中发现恢复时钟上有毛刺,无法满足后级电路需求。
后来改用时间过采样方式实现,350MHz本地时钟,输入数据波特率37.5M。
但是还是希望能采用空间过采样方式,这样波特率能更高些。
找了些纯数字CDR方案,均只实现了数据恢复。
FPGA CDR方案无法恢复时钟?希望有经验的大侠指点。

最近也在研究这个,发现恢复的时钟抖动很大,使用误码仪测试用恢复时钟对数据延时一拍发出,误码仪接收后显示找不到数据帧头了,本地25M时钟,数据是E1的2.048M的数据,请问小编的具体是怎么做的,我也试试行不行

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top