微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > 关于除法器的一个非常小的问题,只是涉及到计数器的!

关于除法器的一个非常小的问题,只是涉及到计数器的!

时间:10-02 整理:3721RD 点击:
这是个恢复余数的除法器,除法器运算正确,问题在于仿真图那边,为什么count不显示32,而从31变为0,虽然结果正确,不过按照程序设计,应该是32后才是0的,求解答,谢谢!














程序关键在于53至59行,为什么显示不了32,如仿真图所示!

在图中把你的信号名称显示出来,方便查看。

在时序逻辑赋值时,最好加一个delay来模拟传播延时,否则仿真器某种情况下有可能会解析错误,会不会是这个原因呢



   找到原因了,是自己在testbench中count这个变量的位宽缩小了!



     找到原因了,是自己在testbench中count这个变量的位宽缩小了!

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top