求助：CPLD把信号拉低的问题

时间：10-02 整理：3721RD 点击：

用的CPLD是EPM570T144I5，LM3S9D90接74LVT573和SRAM通讯已经都调好了，可焊上CPLD后数据、地址、读写信号的高电平都被拉低了，有的高电平根本看不出来了，有的高电平是0.5V，只有一个ALE信号是正常的。把CPLD的未使用引脚设置成三态或三态弱上拉都是一样。求高人，谢谢先！以我用过xilinx没遇到过这种问题。

已经解决了，是quartus装得有问题

上一篇：Xilinx v5 FPGA自定义IP核时，出现的问题
下一篇：仿真以太网mac ip核时遇到的问题

FPGA ASIC quartus Xilinx vivado verilog ALTERA CPLD 集成电路相关文章：

FPGA Verilog HDL 设计实例系列连载------交通灯的控制
vHDL语言 t触发器使用ISE自带的仿真激励文件如何写呀！求
关于Rx receiver的问题
转：用fpga 实现图形算法的硬件加速设计有源码
我的FPGA学习步骤
FPGA基础学习笔记--组合逻辑电路-多路选择器与多路分解器