• · 咨询 成熟I2C IP Core（包括master和slave）需要多少人民币？11-26
• · 请教时序约束的问题11-26
• · QuartusII仿真如下的出错，怎么调啊11-26
• · 怎样学好verilog？学好数字前端？11-26
• · ASIC netlist能转成适合FPGA 的EDF文件吗？11-26
• · 請問 adder 與 multiplexer ...11-26
• · 关于门时钟的问题11-26
• · ncverilog 后仿一段时间后停住11-26
• · vhdl when else "--------"11-26
• · CELL的输出transition time11-26
• · 上海华虹怎么样11-26
• · FPGA(逻辑或算法)求职11-26
• · 请问这个时钟选择要不要在专门的时钟树中做11-26
• · cadence ius相关问题！11-26
• · 帮我看看这个计数器为什么总是提示Syntax error near "process"11-26
• · 怎样用ModelSim仿真加了NIOS核的工程进行仿真11-26
• · 求助，如何将下列matlab程序转化为verilog语言11-26
• · 求助 verilog中 task和function11-26
• · 急！求教版主以及各位高手，关于nios中总线对流模式数据的读写延时问题11-26
• · 周期信号的测试程序应该怎么写11-26
• · 求教digital硕士出路11-26
• · 各位，请问从FPGA开发转行到ASIC设计或者FPGA原型验证很困难么？谢谢11-26
• · 关于延迟的问题11-26
• · ise调用modelsim时，怎么改变仿真时间呢11-26
• · 请教如何修改这个PT的setup warning11-26