微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > 请问这个时钟选择要不要在专门的时钟树中做

请问这个时钟选择要不要在专门的时钟树中做

时间:10-02 整理:3721RD 点击:
clk = clk_sel? clk_a : clk_b。 我 把它放在普通模块综合,结果发现clk比clk_b延迟了2.7n。是把它放在专门的时钟模块中,还是到时在CTS修改,或加特殊命令,谢谢。

三个时钟之间如果存在数据交互,则要做CTS

后端的cts来处理,你综合没啥意思的,另外建议你直接调用cell library 的mux

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top