周期信号的测试程序应该怎么写

时间：10-02 整理：3721RD 点击：

想写两个周期信号，周期都是5000 ns，但第二个信号要比第一个信号推迟1250ns开始循环，用vhdl写的，十分感谢，初次接触，希望能够帮帮忙

创建一个时钟CLK1，然后延时1250ns赋值给CLK2就行了。仅用于测试，怎么写都行，目的达到就OK了。

谢谢啊，我的第一个信号是这样写的，
process
  begin
PA<= '1';
  wait for 2500 ns;
PA<='0' ;
  wait for 2500 ns;
  end process;
  第二个信号的延迟应该怎么写呢，PB<='0' ,'PA' after 1250 ns;这样吗?不过编译时候出错了，不知道该怎么写，希望能够帮帮忙，谢谢。

用刚才的那段程序编了，没有出错了，但是波形是这样子的了

，还是不对，应该怎么编写呢，十分感谢

问题解决了，十分感谢

上一篇：求教digital硕士出路
下一篇：急！求教版主以及各位高手，关于nios中总线对流模式数据的读写延时问题

FPGA ASIC quartus Xilinx vivado verilog ALTERA CPLD 集成电路相关文章：

栏目分类