微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > CELL的输出transition time

CELL的输出transition time

时间:10-02 整理:3721RD 点击:
我始终没理解为什么cell的output transition time会与cell的input transition time有关,个人感觉应该只与输出负载的capacitance有关系啊,请高人指点

从模拟的角度去看就知道真正的原因了,输入缓慢,p管和n管同时导通的时间就长了,也就是说输出会变慢。

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top