• · 有谁安装design compiler 2008成功的么？11-26
• · 有谁做过memory bist 中的bisa11-26
• · 在VCS中找不到$fseek函数11-26
• · altera公司的延时单元是LCELL,xilinx公司的是什么？11-26
• · 请教一个关于FFT中ram读写的问题11-26
• · 请问下design_compiler里面能不能进行vhdl和verilog转换11-26
• · 关于DDR2的IP调用11-26
• · 为什么DC综合时将输出综合成011-26
• · synopsys VCS仿真的问题！11-26
• · Modesim 仿真时为什么波形总是高阻值？蓝色线11-26
• · 关于低功耗设计，现在主流是往哪个方向呢11-26
• · 关于跨时钟域的设计与综合11-26
• · ModelSim看波形请教11-26
• · 求助sensor11-26
• · 关于Verilog程序 RESET复位11-26
• · 请教M序列发生器的设计11-26
• · 請問在Xilinx ISE裡,要如何加入大量RTL File ？11-26
• · FPGA间LVDS传输。11-26
• · verilog中case语句的嵌套请教！11-26
• · 请教DC的一个写法，呵11-26
• · DC综合中的命令set_clock_sense -positive -clocks的意思？设置该命令的作用是什么？11-26
• · DC中check_design的哪些报告内容是无关紧要的11-26
• · 菜鸟求助：最新的quartus ii 11.1里面怎么设置时序分析的最大频率？11-26
• · JTAG检测不到PROM器件11-26
• · 资源太多，布线有问题11-26