微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > 关于低功耗设计,现在主流是往哪个方向呢

关于低功耗设计,现在主流是往哪个方向呢

时间:10-02 整理:3721RD 点击:
低功耗在前端后端都是可以进行研究的。自己最近看了一点相关的东西,感觉若是做数字的话。前端后端的低功耗设计方法都基本上很成熟了。拿不准现在的热门方向。想听听EE上朋友们的意见。
这个问题我确实不知道应该放在前端还是后端,所以就两边都放了,见谅啊小编~

低功耗设计:
1) 最重要的当然是算法的优化, RTL设计架构的优化
2)前端设计考虑clock gating, ram sleep, etc.
3)后端power gating, multi-voltage-threshold, DFVS, AVS等



   后端设计的这几项技术都已经集成在了软件中自动优化。前端设计的几种算法已经研究完了。感觉数字低功耗没有可研究的方向了。



   后端设计的这几项技术都已经集成在了软件中自动优化。前端设计的几种算法已经研究完了。感觉数字低功耗没有可研究的方向了。

2里面的etc能不能在说的详细一点,除了这2种?谢谢,想了解下。

前端主要是减少翻转次数

使用buffer.

减少switching times.

分析分析。

不容易啊。

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top