请教一个关于FFT中ram读写的问题

时间：10-02 整理：3721RD 点击：

问题描述：上图是fft modelsim功能仿真的部分截图。其中st_ram0_rdad_9b和st_ram1_rdad_9b是ram的读地址。st_ram0_dato_40b和st_ram1_dato_40b是ram的读数据。
图中，左侧的黄色圈内的数据分别对应读地址511和511，右侧黄色圈内的数据对应读地址0和256。正常情况下，右侧黄色圈内的数据应该出现在红色圈得位置。并且红色圈内的数据不知从何而来。
不知有没有人遇到过这样的情况。麻烦帮忙看看，谢谢！

小编做得怎么样了?最近也在做，交流一下

上一篇：请问下design_compiler里面能不能进行vhdl和verilog转换
下一篇：altera公司的延时单元是LCELL,xilinx公司的是什么？

FPGA ASIC quartus Xilinx vivado verilog ALTERA CPLD 集成电路相关文章：

FPGA Verilog HDL 设计实例系列连载------交通灯的控制
vHDL语言 t触发器使用ISE自带的仿真激励文件如何写呀！求
关于Rx receiver的问题
转：用fpga 实现图形算法的硬件加速设计有源码
我的FPGA学习步骤
FPGA基础学习笔记--组合逻辑电路-多路选择器与多路分解器