• · 菜鸟请教：modelsim后仿真的时钟周期和综合结果的Fmax有什么关系？11-26
• · 求助，3E的板子烧入PROM文件无现象11-26
• · DDR2 controller仿真问题11-26
• · DC时序优化问题11-26
• · DC 读入rtl文件问题11-26
• · modelsim可以保存仿真多长时间的波形11-26
• · ISE13.4生成的ROM的IP核11-26
• · Qsys中Lan91c111控制器怎样构建？谢谢11-26
• · 大家好，弱问个基本的语法问题11-26
• · vcs仿真的一个诡异错误11-26
• · DC FM 出现问题11-26
• · 关于modelsim-altera的仿真问题11-26
• · who can tell me the position ？11-26
• · 有人在做关于sigma delta的DAC吗？11-26
• · 复旦大学微电子方向在职硕士11-26
• · FPGA的pad输出电压问题11-26
• · 请问如何将综合后的电路图转换为HSPICE能识别的网表11-26
• · 关于分割状态机11-26
• · 关于RTL的问题11-26
• · 分频器！紧急求助！11-26
• · 请教各位高手问题：我在MAX+PLUSII中用VHDL描述计数器时遇到的11-26
• · 怎样将Matlab产生的数据传入FPGA的开发板11-26
• · 请教Verilog中的一些问题，如延迟#等11-26
• · 基于三态总线和基于MUX的总线的优缺点比较11-26
• · SOC里数字到模拟接口信号同步问题11-26