关于分割状态机
第二个状态机正常工作后反馈一个enable信号 该信号有效下disable掉第一个状态机的CLK 这样可以省点
或者 第一个状态机在第二个状态机有效之后被同步信号disable掉 也就是第二个状态机有效之后 第一个处于逻辑disable状态
对第二个方案的描述比较疑惑，小编大虾再解释清楚点撒。
第一个状态机的最后一个状态产生一个信号 该信号将使能第二个状态机 同时disable掉自己 也就是说第一个状态机所有的状态在该信号有效的条件下都会进入IDLE状态
换个说法： 第一个状态机在使能第二个状态机之后，产生一个信号，这个信号对于第一个状态机来讲，其优先级仅次于复位信号，第一个状态机在此信号有效下将停留在IDLE
第一个状态机的最后一个状态产生一个信号 该信号将使能第二个状态机 同时disable掉自己 也就是说第一个状态机所有的状态在该信号有效的条件下都会进入IDLE状态
换个说法： 第一个状态机在使能第二个状态机之后，产生一个信号，这个信号对于第一个状态机来讲，其优先级仅次于复位信号，第一个状态机在此信号有效下将停留在IDLE
进入IDLE状态，第一个状态机的时钟继续工作着，只要reset不出现，状态机一直循环为IDLE状态，是否可以这样理解?那是否也意味着死循环?同时也会增加功耗?
要是方案如此的话，进入死循环也没什么。要是状态机不大的话，功耗还是蛮小的！
但是就设计思想来说，这么设计确实不怎么好，整个设计都贯穿这种设计思想的话，芯片就没办法work了
受益匪浅，谢谢小编大虾。
死循环的说法误导别人，实际上是第一个状态机发送了之后，发出一个信号启动第二个状态机一直等在下一个状态，直到第二个状态机返回一个脉冲通知第一个状态机再往下走。
这样看，第一个状态及没有特殊之处，只不过状态个数减少而已。
每个状态跳转都是碰到某一个脉冲，脉冲表示某一个状态结束。
你说的有道理，死循环的说法有点误导人。我主要是将状态机分割成两部分，初始化部分和正常操作部分，初始化部分用完就丢掉了，所以最后一个状态视为进入死循环。如果是状态机间协同合作，互相触发的话，就是用你所说的方法，你的说法也更加具有普遍性。