• · xilinx的IP Core端口匹配11-26
• · Testbench中使用while的问题11-26
• · verilog里面有没有类似%m的转义符11-26
• · 请问一般论文说的Xilinx的Slices数是报告中的LUT+Register吗？11-26
• · 数字集成电路设计之路_求旅伴11-26
• · Cadence下怎么把Verilog转成网表11-26
• · 请问Nios II中BSP与HAL有什么区别呢？11-26
• · 数字电路设计适用的频率11-26
• · set_load for timing11-26
• · lvds tx输出时钟与rx输入时钟反相11-26
• · force赋值reg和wire的区别11-26
• · FPGA做音频播放，与TLV320AIC23调试的难题！11-26
• · 请问现在大家都用什么低压库设计工具11-26
• · timing loop问题11-26
• · 有做过硬件实现SM3加密算法的么？11-26
• · FPGA读写SATA硬盘11-26
• · altera DDR2 ip核 DQS 问题11-26
• · 基于VHDL的频率计，求大神们指点思路！11-26
• · 非三态总线是什么意思？11-26
• · Altera DDR2 controller ip核后仿时，mem_dq信号比mem_dqs信号晚一个时钟周期11-26
• · DC综合时模块的约束条件是怎么确定的？11-26
• · 设计中时钟沿的问题11-26
• · 数字IC 发展 规划11-26
• · 请问DDL是什么呀？用verilog怎么实现？11-26
• · ModelSim里面如何导入数据11-26