微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > set_load for timing

set_load for timing

时间:10-02 整理:3721RD 点击:
有一个phone interview 问一个问题:
set_load 对timing方面有什么影响,
我回答对transition和delay有影响。

但是随后没有任何消息了,不知道哪里回答错误了,请各位高手指教,万分感谢

请高手指教,是否回答错误

回答的没有错误,只是不够具体

人家问的是针对TIMING
set_load这条命令是用来描述一条线的负载情况,只要有负载,也就存在延迟,延迟是个可怕的家伙,它会使数据向后延迟,这样就会使相应的TIMING更加紧张

就是增加一句是timing紧张吗?怎么才算具体

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top