altera DDR2 ip核 DQS 问题

我使用altera公司定制的ddr2_compiler加入我的sopc系统，结果综合过了，为何fitter时，老出现错误Error: DQS I/O pin "ddr2_dqs[1]" does not feed a Clock Delay Control block，这个问题困扰我很长时间，请高手们若是知道的话，不吝赐教！
十分感谢！

顶  ！ 别沉喽！

ding！高手解答一下

不知道你的板子是买ALTERA现成的还是自制的。如果是自制的要检查一下你用于DQ的IO管脚，并不是什么IO口都可以作为DDR的DQ通道的。

我以前也遇到过这个问题，原因是，我在使用DDR的IP CORE时没有把所有的信号连接上，导致统合时把IPCORE中的一些东西给综合掉了。

dqs 必须连到对应的 dqs脚

6# printprint 同意楼上

一起来学习，共同进步

ding！

顶，请问对应的DQS是一个bank内的所有ＤＱＳ都可以吗?我做的ＤＱ和ＤＱＳ是同一个ｂａｎｋ的，然后在ｂａｎｋ内就是乱连的了。

dqs是不能随便连接的。你去看FPGA上名称为DQS的引脚的IOE(chip planner中看)，这个IOE里面是有与DLL接口的，DLL就是延时锁定环，一种纯数字的锁相环，用以对其DQS和DQ以保证准确的采样，实现源同步。另外IP上接线也要注意。有时候你引脚分配没有什么问题，但是就是给你报个错，有些没接的线都给接上可能就好了。

学习了！

关注中 ！111

看看，了解

关注，最近正在后仿

dqs是特别的pin，不能随意分配。详细的可以查看altera的手册

引脚锁的有问题吧