DC综合时模块的约束条件是怎么确定的？

输入级根据前一级的输出能力确定
输出级根据后一级的输入要求确定
整个模块的延迟根据前一级和后一级的时序要求确定
这些都是相应的接口定义，跟相关的人员确认下就好，最好能有个文挡说明，也方便以后DEBUG或者追究责任

    这个我知道啊，如果其他的部分还没有做，只是先做一个乘法器进行综合的情况下，其他跟乘法器相连的模块的输入和输出之类的也不确定啊。我是想是不是会有一个比较保守一点的估计方法呢?

DC WORKSHOP有介绍，可以参考下

   好的，谢谢啊！